比特流输出 Vivado开发FPGA全流程详解：从工程创建到程序烧录完整指南

比特流输出 Vivado开发FPGA全流程详解：从工程创建到程序烧录完整指南

目录

1。概述

2。项目创建

3。添加设计文件并编译它们

4。在线模拟

5。布局和布线

6。生成文件

7。刻录记录

1。概述

开发FPGA的过程分为诸如创建项目，添加设计文件，编译，在线仿真，布局和路由（添加约束文件），生成文件以及燃烧的步骤。以下将遵循以下步骤，以解释如何从创建项目到燃烧程序到FPGA的操作。

2。项目创建

打开软件后，出现以下图片：

在上面的图片中选择创建后，出现以下图片：

在上图中选择下一个后，出现以下图片：

上图更改名称中的文件名（最好不要在名称和路径中使用中文），然后单击下一步，显示下图：

继续单击上图中的下一个，并出现以下图片：

在上图中，可以稍后执行文件的添加和创建。在这里，您可以直接单击下一步，并显示以下图片：

在上图中，约束文件也可以在稍后添加，因此继续单击下一步，并显示以下图片：

在上图中，选择相应的FPGA模型，然后单击“下一步”，然后出现以下摘要图：

在上图中，单击并创建空项目。

3。添加设计文件并编译它们

创建空项目后，如下图所示，单击按钮以添加文件

然后在下图中，我们现在正在创建设计文件，因此默认的第二个很好，然后单击下一步

然后出现以下图片：

单击此处的文件，有些会显示以下图片，而有些则不会出现。如果下面出现下图，请给它一个名称并创建一个HDL文件（您还可以单击添加文件以添加现有文件。在此处，创建一个新文件作为示例）

在上图中，选择名称和文件位置，然后单击“确定”。默认情况下，该位置将放置在项目文件夹下。单击“确定”，显示以下图片：

上图显示，设计文件已成功添加。您可以继续上述文件创建操作，直到创建完成。然后单击，然后出现下图：

单击上图中的确定，并显示以下图片：

单击上图中的“是”，此时将创建一个空文件，然后编写代码（您可以在其中进行编辑，也可以在其他文本编辑器中编辑代码，例如，计算机等等的TXT文本，我不会在此处重复此处用于编辑的内容）。下图显示了已编写的代码。

编写代码后，您需要对其进行编译。单击在左侧的导航栏中运行以进行编译。您可以参考以下图片此汇编的位置：

然后出现以下图片，单击确定

汇编操作目前正在进行（特定的汇编，布局和路由以及生成文件都是有意义的，其含义是什么？我不会在此处重复它。本文主要解释了开发FPGA的操作过程，并且该过程的意义将不会重复重复）。是否完成汇编可以在下图中显示的位置查看：

汇编成功后，有些会出现在下图中显示的提示中，而有些则不会出现。如果出现，您可以单击×关闭此提示框（如果汇编未成功，将报告错误。目前，这意味着代码存在问题。本文将不重复如何解决代码中发生的问题）。目前，汇编已经结束，表明代码中没有语法错误。

4。在线模拟

第三个操作只是编写代码，并且代码没有语法错误，但这并不意味着代码的功能与预期相同。目前，需要进行功能验证，即执行在线模拟。

第一步是添加文件。 Sanli添加了设计文件。这次，您需要添加一个仿真文件，也称为TB文件，或单击 +，然后选择第三个选项（仿真文件），如下图所示：

单击下一步后，请参阅Sanli添加的设计文件。该过程完全相同，但是一个添加了设计文件，另一个添加了仿真文件。我不会在这里重复。

同样，添加仿真文件后，您需要编写相应的代码。编写代码后，您可以模拟它。您可以参考下图详细详细模拟它：

如果发生错误，则意味着结核文件编写有问题。如果没有问题，则将显示下图的仿真接口：

然后，模拟接口似乎观察到波形是否存在任何问题。蓝色代表高阻抗状态，红色代表未知状态，而绿色表示逻辑0或1。在本文中不会重复特定的仿真接口的操作。在模拟没有问题之后，这意味着代码现在没有语法错误，但函数中也没有错误。

5。布局和布线

现在，代码没有语法错误或函数错误，因此您可以考虑布局和接线，将特定的输入和输出映射到FPGA的相应引脚，并且操作如下：

单击左导航栏上的运行，以自动布局和路由。我在哪里可以单击它？

等待一段时间，成功后出现以下框：

您可以将盒子放在上方，然后在左侧的导航栏中打开。您也可以单击上图中的“打开”，然后单击“确定”。

打开布局和布线设计后，出现下图

在上图中选择I/O端口。如果找不到它，请单击然后单击I/O（请注意，只能在Open中找到I/O）

然后，单击端口执行PIN约束，如下所示

在上图中，更改端口中的端口位置（PIN）和电压标准（I/O STD）

有关要设置的特定端口，请参见示意图。大多数情况下，您可以选择电压标准。只有差异化和其他特殊情况才能选择其他电压标准。我不会介绍如何查看原理图和不同电压标准之间的差异。

然后，设置了端口，电压标准等之后，按CTRL+S按CTRL+s保存约束文件（约束文件是引脚，电压标准等的约束等）

现在，我们编写了设计文件，仿真文件和约束文件。您可以查看以下图片：

这是我们刚刚创建的设计文件，仿真文件和约束文件，然后单击“再次运行”。因为我们更改了约束文件，所以我们重新编译，布局和路由操作。特定的对话框提示非常简单。大致意味着文件已更改以及是否重新编译。只需单击“是”重新编译，布局和路由，然后在此处进行布局和路由结束即可。

6。生成文件

现在，您可以生成一个文件（此文件是燃烧到FPGA中的文件），单击左侧，如下图所示：

单击某些确定，是等的框，然后成功生成文件（如果未成功，它将其视为约束文件的问题。在这里，我们将不再解释过于详细的约束文件。您可以检查限制文件是否存在任何问题，您刚刚保存的文件是否不添加。

7。刻录记录

接下来是烧伤操作。单击左导航栏中的OPMEN，然后单击“打开”，然后单击自动连接，如下图所示：

然后单击以选择模型

出现以下图片，只需单击它

现在可以将文件烧入FPGA，只需在上传板上观察情况